한빛출판네트워크

VHDL 완전 소스부터 시뮬레이션 결과까지

직접 구현하고 결과를 눈으로 확인한다!

【누구를 위한 책인가?】

이 책에서는 VHDL을 이용한 디지털 회로의 기본 개념뿐만 아니라, 기본적인 코딩 기술과 광범위한 시스템 설계 예제를 다루어 물리적으로 직접 구현해 볼 수 있도록 하였다. 또한 각 설계 예제에 대한 시뮬레이션 결과를 보여주어 직접 확인해 볼 수 있다. 이러한 독창적인 접근법은 VHDL과 PLD, 디지털 설계 등을 학습하고자 하는 전기, 전자, 정보통신, 컴퓨터공학 분야 학생 및 엔지니어에게 큰 도움이 될 것이다. 이론적인 디지털 설계 개념에만 국한하지 않고, 실습을 통해 결과를 눈으로 확인해 볼 수 있는 설계 지향적 방식으로 전개하였다.

【무엇을 다루는가?】

• 1장 : VHDL이란│설계 흐름│EDA 도구│VHDL 코드를 회로로 변환

• 2장 : 기본적인 VHDL 단위│라이브러리 선언│ENTITY│ARCHITECTURE

• 3장 : 기정의된 데이터 타입│사용자 정의 데이터 타입│서브타입│포트 배열│레코드│SIGNED와 UNSIGNED 데이터 타입│데이터 변환

• 4장 : 연산자와 속성│사용자 정의 속성│연산자 오버로딩│GENERIC 문

• 5장 : WHEN 문│ GENERATE 문│BLOCK 문

• 6장 : PROCESS 문│IF 문│WAIT 문│CASE 문│LOOP 문│조합 회로 설계를 위한 순차 코드의 사용

• 7장 : CONSTANT│SIGNAL│VARIABLE│레지스터 수

• 8장 : 상태 기계│설계 스타일│인코딩 스타일

• 9장 : 배럴 시프터│유부호 비교기와 무부호 비교기│캐리 리플 덧셈기와 캐리 예측 덧셈기│고정 소수점 나눗셈│자동판매기 제어기│직렬 데이터 수신기│병렬-직렬 변환기│SSD를 가지고 하는 게임│신호 발생기│메모리 설계

• 10장 : PACKAGE│COMPONENT│PORT MAP│GENERIC MAP

• 11장 : FUNCTION│함수의 위치│PROCEDURE│프로시저의 위치│ASSERT

• 12장 : 직병렬 곱셈기│병렬 곱셈기│곱셈-누적 회로│디지털 필터│신경회로망

저자 및 역자 소개 • 04

역자 머리말 • 05

저자 머리말 • 07

학습 로드맵 • 09

강의 계획 • 10

강의 보조 자료 및 참고 자료 • 11

Part 1 회로 설계

1장 | 서론

01_ VHDL이란 • 020

02_ 설계 흐름 • 021

03_ EDA 도구 • 021

04_ VHDL 코드를 회로로 변환 • 022

05_ 설계 예 • 025

2장 | 코드 구성

01_ 기본적인 VHDL 단위 • 030

02_ 라이브러리 선언 • 031

03_ ENTITY • 032

04_ ARCHITECTURE • 033

05_ 기본 예 • 034
연습문제 • 039

3장 | 데이터 타입

01_ 기정의된 데이터 타입 • 042

02_ 사용자 정의 데이터 타입 • 045

03_ 서브타입 • 046

04_ 배열 • 047

05_ 포트 배열 • 050

06_ 레코드 • 051

07_ SIGNED와 UNSIGNED 데이터 타입 • 052

08_ 데이터 변환 • 053

09_ 요약 • 055

10_ 그 밖의 예 • 055   

연습문제 • 061

4장 | 연산자와 속성

01_ 연산자 • 064

02_ 속성 • 067

03_ 사용자 정의 속성 • 070

04_ 연산자 오버로딩 • 071

05_ GENERIC 문 • 072

06_ 완전한 설계 예 • 073

07_ 요약 • 077

연습문제 • 079

5장 | 병행 코드

01_ 병행 대 순차 • 082

02_ 연산자 사용하기 • 084

03_ WHEN 문(단순형과 선택형) • 086

04_ GENERATE 문 • 095

05_ BLOCK 문 • 098

연습문제 • 102

6장 | 순차 코드

01_ PROCESS 문 • 108

02_ 신호와 변수 • 110

03_ IF 문 • 111

04_ WAIT 문 • 114

05_ CASE 문 • 117

06_ LOOP 문 • 122

07_ CASE 문 대 IF 문 • 129

08_ CASE 문 대 WHEN 문 • 130

09_ 잘못된 클록 사용 • 131

10_ 조합 회로 설계를 위한 순차 코드의 사용 • 135

연습문제 • 139

7장 | 신호와 변수

01_ CONSTANT • 146

02_ SIGNAL • 147

03_ VARIABLE • 148

04_ SIGNAL 대 VARIABLE • 150

05_ 레지스터 수 • 157

연습문제 • 169

8장 | 상태 기계

01_ 서론 • 178

02_ 설계 스타일 #1 • 179  

03_ 설계 스타일 #2 (저장되는 출력) • 187

04_ 인코딩 스타일: 이진 코드부터 OneHot까지 • 200

연습문제 • 202

9장 | 그 밖의 회로 설계

01_ 배럴 시프터 • 209          

02_ 유부호 비교기와 무부호 비교기 • 211

03_ 캐리 리플 덧셈기와 캐리 예측 덧셈기 • 214      

04_ 고정 소수점 나눗셈 • 219

05_ 자동판매기 제어기 • 223

06_ 직렬 데이터 수신기 • 228

07_ 병렬-직렬 변환기 • 231

08_ SSD를 가지고 하는 게임 • 233

09_ 신호 발생기 • 237

10_ 메모리 설계 • 240

연습문제 • 246

Part 2 시스템 설계

10장 | 패키지 및 부품

01_ 서론 • 254

02_ PACKAGE • 255

03_ COMPONENT • 257

04_ PORT MAP • 265

05_ GENERIC MAP • 266

연습문제 • 273

11장 | 함수와 프로시저

01_ FUNCTION • 276

02_ 함수의 위치 • 279

03_ PROCEDURE • 288

04_ 프로시저의 위치 • 290

05_ FUNCTION과 PROCEDURE의 요약 • 294

06_ ASSERT • 294

연습문제 • 296

12장 | 그 밖의 시스템 설계

01_ 직병렬 곱셈기 • 300

02_ 병렬 곱셈기 • 305

03_ 곱셈-누적 회로 • 311

04_ 디지털 필터 • 314

05_ 신경회로망 • 319

연습문제 • 327

부록 A_ 프로그램 가능 논리 소자 • 331

부록 B_ Xilinx ISE + ModelSim 설명서 • 343

부록 C_ Altera Quartus II 설명서 • 355

부록 D_ VHDL 예약어 • 371

찾아보기 • 373