나에게 필요한 지식과 기술을 검색해 보세요.

IT CookBook, 디지털 시스템 설계 및 실습 with VHDL & Verilog HDL

지은이

노승환

출간일

2017.01.02

레벨

초중급

정가

25,000

총 결제 금액

25,000

적립 예정

750P

쪽수

440쪽

ISBN

9791156642992

브랜드

한빛아카데미

본 도서는 연습문제 해답을 제공하지 않습니다.

이 책은 디지털 시스템 설계를 배우려는 전기.전자/정보통신 관련 학과 학생을 대상으로 한다. 설계 소프트웨어의 설치와 사용, 디지털 논리회로 설계, 디지털 시스템 설계 순으로 심화된 내용을, 풍부한 예제를 통해 학습할 수 있도록 구성하였다.

 

특히 14개의 설계 실습 [LABORATORY]를 통해, 배운 내용을 응용하여 직접 디지털 시스템을 설계하고, 그 결과를 [설계 실습 결과보고서]에 정리하면서 설계 능력을 향상시킬 수 있도록 하였다. 저자가 직접 제작한 실습키트인 DIGCOM-X1.3과 DIGCOM-A1.2를 이용하여 디지털 시스템 설계를 직접 경험해보자. 그리고 시뮬레이션으로 그 결과를 직접 확인해보자.

 

 

본 교재에서는 실습키트로 자체개발한 DIGCOM-XA1.0과 DIGCOM-A1.2를 사용합니다. 최근 일부 업체(H 전자)에서 'DIGCOM-A1.2'와 유사하게 복제한 'FPGA Lite'를 유통하고 있으며 이는 신뢰성을 보장할 수 없으므로 유사품에 유의하시기 바랍니다.

 

(주)인트모션에서 개발(http://www.intmotion.co.kr)한 정품만 신뢰성을 보장할 수 있습니다.

 

undefined

 

출판사 리뷰

[부/장별 내용 요약]

 

1장: 디지털 논리회로 설계 소프트웨어인 ISE Design Suite를 설치하고 사용하는 방법을 살펴본다.

2장: 디지털 논리회로 설계 소프트웨어인 Quartus Prime Design Software를 설치하고 사용하는 방법을 살펴본다.

3장: 조합논리회로를 VHDL과 Verilog HDL 언어로 설계하는 방법을 살펴보고, 직접 회로를 설계해본다.

4장: 순서논리회로를 VHDL과 Verilog HDL 언어로 설계하는 방법을 살펴보고, 직접 회로를 설계해본다.

5장: 기타 논리회로를 VHDL과 Verilog HDL 언어로 설계하는 방법을 살펴보고, 직접 회로를 설계해본다.

6장: 디지털 논리회로 설계에서 학습한 내용을 토대로, 디지털 시스템의 일종인 디지털 시계를 직접 설계해본다.

저자

목차

CHAPTER 01 ISE Design Suite의 설치와 사용

SECTION 01 ISE Design Suite 설치

SECTION 02 ISE Design Suite 사용

 

CHAPTER 02 Quartus Prime Design Software의 설치와 사용

SECTION 01 Quartus Prime Design Software 설치

SECTION 02 Quartus Prime Design Software 사용

 

CHAPTER 03 조합논리회로 설계

SECTION 01 기본 논리 게이트

연습문제 

SECTION 02 전가산기

연습문제 

SECTION 03 디코더 

연습문제 

SECTION 04 입출력 장치 실습 (스위치 인코딩) 

연습문제

SECTION 05 멀티플렉서

연습문제 

SECTION 06 크기 비교기

연습문제 

SECTION 07 n비트 가산/감산기

연습문제 

SECTION 08 ‘1’ 개수 카운터

연습문제 

SECTION 09 패리티 발생기

연습문제 

SECTION 10 리플 가산기

연습문제 

CHAPTER 04 순차논리회로 설계

SECTION 01 간단한 상태도 구현

연습문제 

SECTION 02 레지스터의 표현

연습문제 

SECTION 03 Up-down 카운터

연습문제 

SECTION 04 순차검출기 

연습문제 

CHAPTER 05 기타 논리회로 설계

SECTION 01 클럭을 사용하는 회로와 사용하지 않는 회로

SECTION 02 스텝 클럭(펄스) 발생 회로

SECTION 03 양방향 버스

 

CHAPTER 06 디지털 시계 설계

SECTION 01 MSL 설계

SECTION 02 DCL 설계

SECTION 03 TL 설계

SECTION 04 AL 설계

SECTION 05 7-세그먼트 FND 출력 설계

SECTION 06 부가적인 기능 및 디지털 시계 실행

 

부록

A Verilog의 데이터 타입과 연산자

B VHDL의 데이터 타입, 연산자 및 Attributes 

C DIGCOM 키트

 

찾아보기

 

[LABORATORY] 설계 실습 과제 및 설계 실습 결과보고서

01 설계 소프트웨어를 이용한 디지털 논리회로 설계 

02 전감산기 설계

03 인코더 설계

04 7-세그먼트 FND 디코더 설계

05 디멀티플렉서 설계

06 수 정렬회로 설계

07 BCD 가산기 설계

08 Leading one 카운터

09 패리티 검사기 설계

10 Carry look ahead 가산기 설계

11 클럭 분주회로 설계 

12 병렬-직렬 변환회로 설계 

13 동기식 BCD 카운터 설계 

14 교통신호등 제어기 설계

리뷰

오탈자

  • 종이책2011

    표기 오류

    Parameter 설명 중

    2019-08-07
  • 종이책1781

    기술 오류

    [코드 3-18]

    2019-08-07
  • 종이책1611

    표기 오류

    [그림 3-26], [표 3-17]

    2019-08-07
  • 종이책1601

    표기 오류

    [그림 3-25], [표 3-16]

    2019-08-07
  • 종이책741

    표기 오류

    74쪽 [그림 2-32], 75쪽 [그림 2-34]

    2019-08-07

25,000

25,000