(p38쪽 2번째 줄)

이에 따라 프로세서의 선정된다.
==>
이에 따라 프로세서가 선정된다.

(p51 여기서잠깐의 내용중)

어떤 메모리 칩이 1KB의 용량을 가진다는 것은 이처럼 1024개의 내용을 따로 동시에 저정할 수 있다고 생각하는 것이다.

==>KB와Kb의 크기를 밝혔어야 했고,(보통은 KB는 킬로바이트,Kb는 킬로비트를 의미) 1024개의 내용이 비트단위인지,아니면 컨트롤러 엑세스 단위인지 밝혀 주셨으면 좋았을것 같습니다.또한,어드레스 라인은, 해당 메모리 접근이  8비트인지,16비트인지,32비트인지에 따라 달라진다는 내용도 추가해야 혼돈이 없을 듯 합니다.
==>
확인중

(59페이지 12번째 줄부터)

프로세서는 버스를 통하여 명령을 프로세서의 명령어 레지스터에 읽어오고 데이터는 버스를 통하여 범용 레지스에 읽거나 범용레지스터의 내용을 주기억장치에 기록한다.

==>프로세서는 버스를 통하여, 명령은 프로세서의 명령어 레지스터에 읽어오고, 데이터는 주기억 장치의 내용을 범용레지스터에 읽어오거나 범용 레지스터의 내용을 주기억장치에 기록한다.

(84페이지 둘째줄)

R5 레지스터의 값이 더해서

==> R5 레지스터의 값이 더해져서

(p86. 18번째줄)

아래 그림은 프로세서가 100Hz로 동작될 때
==>
아래 그림은 프로세서가 100Mhz로 동작될 때

(p108 마지막문단)

CPSR을 SPS_irq에 복사한다
->
CPSR을 SPSR_irq에 복사한다

(125페이지, 중간 부분 코드 예제)

MOVNEQ 이 아니라 MVNEQ입니다.

(127페이지 코드 3번째)

ADD R0, R1, LSL R3                 ; R0 := R1 + (R2 << R3)

->

ADD R0, R1, R2 LSL R3                 ; R0 := R1 + (R2 << R3)

(130)

곱셈연산 명령어 설명 부분에서
4번째줄 [그림 2-27]은 곱셈 명령의 구조를 보여주고 있다.
-> [그림2-27]이 아니라 [그림 5-11] 

(133)

6번째 줄
앞의 방법을 프리 인텍스(pre-index), 뒤 방법을 포스트 인덱스

-> 프리 인덱스

8번째 줄
일반적으로 프리 인텍스 어드레스 지정 방식의
-> 프리 인덱스 

((p.187)제일 마지막줄)

B버스는 각각 데이터 전송 명령에서는 오퍼랜드 2를

--------->

B버스는 각각 데이터 처리 명령에서는 오퍼랜드 2를

((p.230)첫번쨰 문단 두번째줄)

주소가 변환을 관리하는

------->

주소 변환을 관리하는

((p.223) 마지막줄)

캐시 플러시는 과정은 이TAG 메모리

----->

캐시 플러시 과정은 이 TAG 메모리

((p 233)두번째 문단 여섯번째줄)

[21:20]인 0x006을 이용하여 1차 

-------->

[31:20]인 0x006을 이용하여 1차