한빛출판네트워크

기본 원리를 강조한 풍부한 예제로 디지털 시스템 설계를 마스터한다

이 책은 전기, 전자, 정보통신, 컴퓨터 관련학과 학생을 대상으로 한다. 기본원리→기초실습→응용실습의 단계적 학습으로 디지털 시스템 설계를 배우고, 학생들 스스로 디지털 시스템 설계를 할 수 있도록 만들었다. ALTERA의 Quartus II를 설계 소프트웨어로 사용하며, 저자가 심혈을 기울여 제작한 DigComV32 실습키트로 실습할 수 있을 뿐만 아니라 시뮬레이션만으로도 설계한 결과를 확인할 수 있도록 했다.

1부(1장~2장) :

ALTERA Quartus II 설치와 사용
Quartus II 설치│Quartus II의 사용
 

2부(3장~6장) :

디지털 논리회로의 설계 및 실습
조합논리회로의 설계│순차논리회로의 설계│기타 논리회로의 설계│디지털 시계 설계
 

3부(7장~9장) :

기본 컴퓨터의 설계
기본 컴퓨터의 실행│컴퓨터 구조 실습│기본 컴퓨터의 설계

PART1 ALTERA Quartus Ⅱ 설치와 사용Chapter 01. Quartus Ⅱ 설치들어가기에 앞서01_ Quartus Ⅱ Web Edition(v8.0 SP1) 소프트웨어 다운로드02_ 라이선스 설치Chapter 02. Quartus Ⅱ의 사용들어가기에 앞서01_ 프로젝트 생성02_ VHDL 컴파일03_ 시뮬레이션04_ 디바이스와 핀 할당05_ FPGA에 다운로드하기06_ 계층적 프로젝트PART2 디지털 논리회로의 설계 및 실습 Chapter 03. 조합논리회로의 설계들어가기에 앞서01_ 기본 게이트(AND, OR, NOT)의 설계Lab_01 Quartus II 소프트웨어를 이용한 디지털 논리회로 설계:: VHDL 설계 실습 결과보고서:: 연습문제02_ 전가산기Lab_02 전감산기의 설계:: VHDL 설계 실습 결과보고서:: 연습문제03_ 디코더 Lab_03 인코더 설계 :: VHDL 설계 실습 결과보고서:: 연습문제04_입출력 장치 실습(스위치 인코딩)Lab_04 7-세그먼트 디코더 설계:: VHDL 설계 실습 결과보고서:: 연습문제05 멀티플렉서Lab_05 디멀티플렉서 설계VHDL 설계 실습 결과보고서연습문제06_ 크기 비교기Lab_06 수의 정렬 회로 설계:: VHDL 설계 실습 결과보고서:: 연습문제07_ n비트 가산/감산기Lab_07 BCD 가산기의 설계:: VHDL 설계 실습 결과보고서:: 연습문제08_ '1' 개수 카운터Lab_08 Count leading ones:: VHDL 설계 실습 결과보고서:: 연습문제09_ 패리티 발생기 설계Lab_09 패리티 검사기 설계:: VHDL 설계 실습 결과보고서:: 연습문제10_ 리플 가산기 설계Lab_10 Carry look ahead 가산기 설계:: VHDL 설계 실습 결과보고서:: 연습문제Chapter 04. 순차논리회로의 설계들어가기에 앞서01_ 간단한 상태도의 구현Lab_11 클럭의 분주:: VHDL 설계 실습 결과보고서:: 연습문제02_ 레지스터의 표현 Lab_12 병렬-직렬 변환회로:: VHDL 설계 실습 결과보고서:: 연습문제03_ Up-down 카운터Lab_13 동기식 BCD 카운터 설계 :: VHDL 설계 실습 결과보고서:: 연습문제04_ 순차검출기Lab_14 교통신호등 제어기 설계:: VHDL 설계 실습 결과보고서:: 연습문제Chapter 05. 기타 논리회로의 설계들어가기에 앞서01_ 동기식 출력회로02_ 스텝 클럭(펄스) 발생회로03_ 양방향 버스Chapter 06. 디지털 시계 설계들어가기에 앞서01_ MSL의 설계02_ DCL의 설계03_ BSF의 생성과 BDF/Schematic 설계04_ TL의 설계05_ AL의 설계 06_ 7-세그먼트 드라이버 설계07_ 부가적인 기능의 추가08_ 디지털 시계의 실행PART3 기본 컴퓨터의 설계Chapter 07. 기본 컴퓨터의 실행들어가기에 앞서01_ 어셈블리 언어 프로그래밍과 실행02_ 프로그램의 실행03_ 예제 어셈블리 언어 프로그램Chapter 08. 컴퓨터 구조 실습들어가기에 앞서01_ 레지스터 전달 표현 VHDL 설계:: 컴퓨터 구조 실습 결과보고서02_ ALSU의 VHDL 설계:: 컴퓨터 구조 실습 결과보고서03_ 마이크로 연산과 제어 함수:: 컴퓨터 구조 실습 결과보고서04_ 마이크로 연산의 이해:: 컴퓨터 구조 실습 결과보고서05_ 어셈블리 언어 프로그래밍:: 컴퓨터 구조 실습 결과보고서06_ 새로운 명령어의 추가:: 컴퓨터 구조 실습 결과보고서Chapter 09. 기본 컴퓨터의 설계들어가기에 앞서01_ 리셋 회로02_ 시퀀스 카운터(SC)부 03_ 제어부04_ 명령어 디코더부 05_ 산술연산부 06_ 레지스터부 07_ 입출력부 08_ 메모리09_ 레지스터 출력부록  부록 01_ VHDL Data Types, Operators and Attributes부록 02_ DigComV32부록 03_예제 프로그램 명령어 단위 실행 결과부록 04_ 어셈블러 프로그래밍찾아보기